

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 08-213933

(43)Date of publication of application : 20.08.1996

(51)Int.Cl.

H04B 1/707
H04B 7/26

(21)Application number : 07-034317

(71)Applicant : NEC CORP

(22)Date of filing : 31.01.1995


(72)Inventor : KOMATSU MASAHIRO

(54) FREQUENCY OFFSET CORRECTION DEVICE

(57)Abstract:

PURPOSE: To reduce the processing time by reducing the arithmetic operation quantity for frequency offset correction.

CONSTITUTION: A base band signal resulting from converting a reception high frequency signal by a frequency conversion circuit 1 and a local oscillator 2 is converted into a digital signal by an A/D converter 3. A correlation signals obtained by applying inverse spread processing to the digitized base band signal with a spread code shifted timewise are given to detection circuits 5a-5n, each signal is multiplied by a complex conjugate signal of one symbol preceding for the purpose of detection, and the detected signals are added by an addition synthesis circuit 6 and the result is outputted. The output signal is compared with a theoretical value of a known pilot signal part at a frequency offset detection circuit 7, the frequency offset is detected and a frequency offset correction circuit 8 rotates inversely the output signal of the circuit 7 based on the frequency offset value to send an output signal whose frequency offset is corrected.



LEGAL STATUS

[Date of request for examination] 31.01.1995

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 2705613

[Date of registration] 09.10.1997

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平8-213933

(43) 公開日 平成 8 年 (1996) 8 月 20 日

(51) Int.Cl.⁶

H 0 4 B 1/707
7/26

識別記号

庁内整理番号

F I

技術表示箇所

H 0 4 J 13/ 00

D

H 0 4 B 7/ 26

C

審査請求 有 請求項の数 6 F D (全 15 頁)

(21) 出願番号 特願平7-34317

(22) 出願日 平成 7 年 (1995) 1 月 31 日

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目 7 番 1 号

(72) 発明者 小松 雅弘

東京都港区芝五丁目 7 番 1 号 日本電気株式会社内


(74) 代理人 弁理士 渡辺 喜平

(54) 【発明の名称】 周波数オフセット補正装置

(57) 【要約】

【目的】 周波数オフセット補正の演算量を小さくし、その処理時間を低減する。

【構成】 受信高周波信号を周波数変換回路 1、局部発振器 2 によって変換したベースバンド信号を出力し、A/D 変換器 3 でデジタル信号に変換する。デジタル化したベースバンド信号を時間的にずらした拡散符号で逆拡散した相関値信号を検波回路 5 a ~ 5 n に出力し、1 シンボル前の信号の復素共役と掛け合わせて検波を行い、この検波信号を加算合成回路 6 で合成して出力する。この出力信号と既知のパイロット信号部分の理論値とを周波数オフセット検出回路 7 で比較し、その周波数オフセットを検出して、周波数オフセット補正回路 8 が周波数オフセット値に基づいて出力信号を逆回転して周波数オフセットを補正した出力信号を送出する。



【特許請求の範囲】

【請求項1】 受信高周波信号を復調処理したベースバンド信号を出力する受信手段と、
前記受信手段からのベースバンド信号をデジタル化するA/D変換手段と、
前記A/D変換手段からのデジタルベースバンド信号を時間的にずらした拡散信号で逆拡散した関連信号を得る複数の関連処理手段と、
前記関連処理手段からのそれぞれの関連信号の検波を行う複数の検波手段と、
前記検波手段からのそれぞれの検波信号を加算して合成する加算合成手段と、
前記加算合成手段からの信号の既知部分を利用して周波数オフセット値を検出する周波数オフセット検出手段と、
前記加算合成手段からの信号から前記周波数オフセット検出手段が検出した周波数オフセット値を除去して補正する周波数オフセット補正手段と、
を備えることを特徴とする周波数オフセット補正装置。

【請求項2】 前記検波手段として、
関連処理手段からの関連値信号を1シンボル分遅延させる遅延回路と、
前記関連処理手段からの関連値信号と前記遅延回路からの1シンボル分遅延の関連値信号とで乗算した検波信号を出力する乗算部と、
を備えて遅延検波を行うことを特徴とする請求項1記載の周波数オフセット補正装置。

【請求項3】 前記検波手段として、
逐次追従同期検波処理回路と、
推定されたフェージングベクトルを1シンボル分遅延し、かつ、複素共役変換した後に関連値信号と乗算した検波信号を出力する乗算部と、
を備えて逐次追従同期検波を行うことを特徴とする請求項1記載の周波数オフセット補正装置。

【請求項4】 前記周波数オフセット検出手段として、
既知信号の理論値を発生する既知信号理論値発生部と、
前記既知信号理論値発生部からの既知信号の理論値を複素共役変換した信号を出力する第1の複素共役変換部と、
加算合成手段によって加算合成された信号の既知部分と前記第1の複素共役変換部で複素共役変換した信号との位相ずれを検出する第1の乗算部と、
前記第1の乗算部からの位相ずれ信号を n シンボル遅延させる n シンボル遅延部と、
前記 n シンボル遅延部で n シンボル遅延した位相ずれ信号を複素共役変換する第2の複素共役変換部と、
前記第1の乗算部からの位相ずれ信号と前記第2の複素共役変換部からの複素共役変換信号とを乗算する第2の乗算部と、
前記第2の乗算部からのシンボル数から n を差し引いた

シンボル数分の回転ベクトルを積分する積分部と、
前記積分部で積分したベクトルを角度に変換するベクトル/角度変換部と、
 n シンボル間の回転角度をシンボル数で除算して1シンボルあたりの回転角を求めるための $1/n$ 乗算部と、
1シンボルあたりの回転角をノルム1の周波数オフセットベクトルに変換する角度/ベクトル変換部と、
周波数オフセットベクトルを次の周波数オフセットベクトルを得るまで保持するホールド部と、
を備えることを特徴とする請求項1記載の周波数オフセット補正装置。

【請求項5】 前記周波数オフセット検出手段として、
周波数オフセット補正ベクトルと周波数オフセットベクトルとを乗算する第1の乗算部と、
周波数オフセット補正ベクトルを保持するホールド部と、
前記第1の乗算部で乗算したベクトルを複素共役変換する複素共役変換部と、
前記複素共役変換部で複素共役変換したベクトルと加算し合成した信号とを乗算した出力信号を送出する第2の乗算部と、
を備えることを特徴とする請求項1記載の周波数オフセット補正装置。

【請求項6】 前記周波数オフセット補正手段として、
周波数オフセット検出手段からの周波数オフセットベクトルを複素共役変換する複素共役変換部と、
加算合成手段での加算合成後の信号と前記複素共役変換部からの複素共役変換した周波数オフセットベクトルを乗算した周波数オフセットを補正した出力信号を出力する乗算部と、
を備えることを特徴とする請求項1記載の周波数オフセット補正装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、符号分割多重方式(CDMA)を用いた移動通信システムの基地局の受信機などに利用し、通信回線などで生じた周波数オフセットを補正する周波数オフセット補正装置に関する。

【0002】

【従来の技術】 従来、この種の受信機では、ドップラー効果によって伝送路で発生した周波数オフセットや、当該受信機と送信側装置とにおける発振器の周波数誤差を復調器で除去できなかった周波数オフセットが発生する。この場合、検波誤差が生じて伝送情報の伝送誤りが発生するため、その周波数オフセットを除去する補正処理が行われる。

【0003】 図7は従来の周波数オフセット補正装置の構成を示すブロック図である。図7において、この例はマルチパス対策のための複数の関連器を備えるCDMA基地局装置の受信機などであり、図示しない複数のアン

テナで同一送信側からの信号を受信し、その合成受信信号などの受信高周波(RF)信号が周波数変換回路90に入力され、局部発振器91からの局部発振信号と混合し、そのベースバンド(BB)信号が相関回路93a, 93b...93nに入力される。相関回路93a~93nでは、時間的にずらした拡散符号で逆拡散し、その相関値信号を検波回路94a, 94b...94nに出力する。

【0004】この検波回路94a~94nからの、それぞれの検波信号が加算合成回路95で加算・合成して出力される。この出力信号(加算合成信号)が周波数オフセット検出回路92に入力され、ここで出力信号における既知のパイロット信号部分を理論値と比較して、その周波数オフセットを検出する。この周波数オフセット値の電圧を電圧制御発振器(VCO)などの局部発振器91に入力し、その発振周波数を可変して周波数オフセットを補正(キャンセル)する。

【0005】図8は従来の周波数オフセット補正装置の他の構成例を示すブロック図である。図8において、この例は受信高周波信号を複数のチャンネルに区分けして利用するCDMA基地局装置の受信機であり、図7の構成と同様に、図示しない複数のアンテナで同一送信側からの信号を受信し、その合成受信信号などの受信高周波信号が周波数変換回路100に入力される。ここで局部発振器101からの局部発振信号と混合して得られたベースバンド(BB)信号が、複数チャンネルに区分けし、その出力信号を送出する受信復調処理部A...Nに入力される。

【0006】各チャンネルの受信復調処理部A...Nは同一の構成かつ同様の動作を行う。受信復調処理部A...Nでは、それぞれにベースバンド信号が周波数オフセット補正回路103を通じて相関回路104a, 104b...104nに入力される。この相関回路104a~104nでは、ベースバンド信号を時間的にずらした拡散符号で逆拡散し、その相関値信号を検波回路105a, 105b...105nに出力する。

【0007】この検波回路105a~105nからの、それぞれの検波信号を加算合成回路106で加算し、合成して出力される。この出力信号(加算合成信号)が周波数オフセット検出回路102に入力され、ここで出力信号における既知のパイロット信号部分を理論値と比較して、その周波数オフセットを検出する。この周波数オフセット値を周波数オフセット補正回路103に入力し、ベースバンド信号の周波数オフセットを補正(キャンセル)する。

【0008】このような周波数オフセット補正を行う提案として、特開昭62-219832号公報に記載の通信路周波数オフセット補正装置が知られている。この公報例では、秘話通信における復号信号中の雑音、すなわち周波数オフセットが大きくなった場合にレベルが増大する雑音(レベル)を検出し、そして、この雑音を減少

するように制御している。

【0009】

【発明が解決しようとする課題】しかしながら、上記従来例の周波数オフセット補正装置にあって、図7に示す例では、受信高周波信号を複数のチャンネルに区分けして使用できない。特開昭62-219832号公報の例も同様である。また、図8に示す例では、受信高周波信号を複数のチャンネルに区分けして使用可能であるが、周波数オフセット補正回路103でのベースバンド信号が高速であり、サンプリングして周波数オフセットを補正する際の演算量が増大化して、その処理時間が増大化する。例えばチップレートが128チップ/シンボルの場合、そのシンボルレートが60k/秒でも毎秒7.68Mチップの演算が必要になり、より高速でのデータ伝送などが出来ないという欠点がある。

【0010】本発明は、このような従来の技術における欠点を解決するものであり、周波数オフセット補正の演算量が小さくなり、その処理時間が低減して、より高速でのデータ伝送などが可能になる周波数オフセット補正装置の提供を目的とする。

【0011】

【課題を解決するための手段】上記目的を達成するために、請求項1記載の周波数オフセット補正装置は、受信高周波信号を復調処理したベースバンド信号を出力する受信手段と、受信手段からのベースバンド信号をデジタル信号に変換するA/D変換手段と、A/D変換手段からのデジタルベースバンド信号を時間的にずらした拡散信号で逆拡散した相関信号を得る複数の相関処理手段と、相関処理手段からのそれぞれの相関信号の検波を行う複数の検波手段と、検波手段からのそれぞれの検波信号を加算して合成する加算合成手段と、加算合成手段からの信号の既知部分を利用して周波数オフセット値を検出する周波数オフセット検出手段と、加算合成手段からの信号から周波数オフセット検出手段が検出した周波数オフセット値を除去して補正する周波数オフセット補正手段とを備える構成である。

【0012】請求項2記載の周波数オフセット補正装置は、前記検波手段として、相関処理手段からの相関値信号を1シンボル分遅延させる遅延回路と、相関処理手段からの相関値信号と遅延回路とからの1シンボル分遅延の相関値信号とで乗算した検波信号を出力する乗算部とを備えて遅延検波を行う構成である。

【0013】請求項3記載の周波数オフセット補正装置は、前記検波手段として、逐次追従同期検波処理回路と、推定されたフェージングベクトルを1シンボル分遅延し、かつ、複素共役変換した後に相関値信号と乗算した検波信号を出力する乗算部とを備えて逐次追従同期検波を行う構成である。

【0014】請求項4記載の周波数オフセット補正装置は、前記周波数オフセット検出手段として、既知信号の

理論値を発生する既知信号理論値発生部と、既知信号理論値発生部からの既知信号の理論値を複素共役変換した信号を出力する第1の複素共役変換部と、加算合成手段によって加算合成された信号の既知部分と第1の複素共役変換部で複素共役変換した信号との位相ずれを検出する第1の乗算部と、第1の乗算部からの位相ずれ信号を n シンボル遅延させる n シンボル遅延部と、 n シンボル遅延部で n シンボル遅延した位相ずれ信号を複素共役変換する第2の複素共役変換部と、第1の乗算部からの位相ずれ信号と第2の複素共役変換部からの複素共役変換信号とを乗算する第2の乗算部と、第2の乗算部からのシンボル数から n を差し引いたシンボル数分の回転ベクトルを積分する積分部と、積分部で積分したベクトルを角度に変換するベクトル／角度変換部と、 n シンボル間の回転角度をシンボル数で除算して1シンボルあたりの回転角を求めるための $1/n$ 乗算部と、1シンボルあたりの回転角をノルム1の周波数オフセットベクトルに変換する角度／ベクトル変換部と、周波数オフセットベクトルを次の周波数オフセットベクトルを得るまで保持するホールド部とを備える構成である。

【0015】請求項5記載の周波数オフセット補正装置は、前記周波数オフセット検出手段として、周波数オフセット補正ベクトルと周波数オフセットベクトルとを乗算する第1の乗算部と、周波数オフセット補正ベクトルを保持するホールド部と、第1の乗算部で乗算したベクトルを複素共役変換する複素共役変換部と、複素共役変換部で複素共役変換したベクトルと加算合成した信号とを乗算した出力信号を送出する第2の乗算部とを備える構成である。

【0016】請求項6記載の周波数オフセット補正装置は、前記周波数オフセット補正手段として、周波数オフセット検出手段からの周波数オフセットベクトルを複素共役変換する複素共役変換部と、加算合成手段での加算合成後の信号と複素共役変換部からの複素共役変換した周波数オフセットベクトルを乗算した周波数オフセットを補正した出力信号を出力する乗算部とを備える構成である。

【0017】これらの周波数オフセット補正装置は、符号分割多重伝送の復調器に好適に用いることができる。

【0018】

【作用】このような構成の請求項1, 2, 3, 4, 5, 6記載の周波数オフセット補正装置は、符号分割多重伝送の復調器に適用され、デジタル化したベースバンド信号を時間的にずらした拡散信号で逆拡散した、それぞれの相関信号を検波し、このそれぞれの検波信号を加算して合成している。この合成した信号の既知部分を利用して周波数オフセット値を検出し、この検出した周波数オフセット除去する補正が行われる。すなわち、加算して合成した低速のデータで、その周波数オフセットを検出し、かつ、出力信号を逆回転して周波数オフセットを補

正している。

【0019】この結果、当該装置を装備する受信装置にあって、マルチパス対策のために、アンテナなどのパス数を増加しても、それぞれのパスの周波数オフセットが同一であるため、周波数オフセットを補正する際の演算量が低下し、その処理時間が低減することになる。また、演算量が予め定められている場合、より多数のパスを合成できることになり、その受信信号の品質が向上する。さらに、一つの受信高周波信号を複数のチャンネルに区分けして使用する場合にも対応できる。

【0020】

【実施例】次に、本発明の周波数オフセット補正装置の実施例を図面を参照して詳細に説明する。図1は本発明の周波数オフセット補正装置の第一実施例の構成を示すブロック図である。図1において、この第一実施例は、受信高周波信号を遅延検波し、さらに、複数のチャンネルに区分けして利用するCDMA基地局装置の受信機に設けられものであり、図示しない複数のアンテナで同一送信側からの信号を受信し、その合成受信信号などの受信高周波信号(RF信号)を局部発振信号と混合して周波数変換したベースバンド(BB)信号を出力する周波数変換回路1と、この周波数変換回路1へ局部発振信号を送出する局部発振器2とが設けられている。

【0021】さらに、ベースバンド信号を量子化、標本化(デジタル化)するA/D変換器3と、同一構成の各チャンネルの復調を行う受信復調処理部A...Nとが設けられている。また、出力信号における既知のパイロット信号部分を理論値と比較して、その周波数オフセットを検出する周波数オフセット検出回路7と、周波数オフセット検出回路7からの周波数オフセット値に基づいて、出力信号を逆回転して周波数オフセットを補正する周波数オフセット補正回路8とが設けられている。

【0022】受信復調処理部A...Nは、それぞれ時間的にずらした拡散符号で逆拡散した相関値信号を出力する相関回路4a, 4b...4nと、ここからのそれぞれの相関値信号を検波した検波信号を出力する検波回路5a, 5b...5nと、この検波回路5a~5nからの検波信号を合成して出力する加算合成回路6とを有している。

【0023】図2は図1中の検波回路5a~5nの詳細構成を示すブロック図である。図2において、この例は相関回路4a~4nからの相関値信号を1シンボル分遅延させる遅延回路14と、相関回路4a~4nからの相関値信号と遅延回路14とからの1シンボル分遅延の相関値信号との乗算信号(検波信号)を出力する乗算部15とを有している。

【0024】図3は図1中の周波数オフセット検出回路7及び周波数オフセット補正回路8の詳細な構成を示すブロック図である。図3において、周波数オフセット検出回路7は、既知信号の理論値を発生する既知信号理論値発生部20と、この既知信号理論値発生部20からの

既知信号の理論値を複素共役変換して出力する複素共役変換部21とが設けられている。

【0025】さらに、加算合成された信号の既知部分と複素共役変換した信号との位相ずれを検出する乗算部22と、ここからの位相ずれ信号を n シンボル遅延させる n シンボル遅延部23と、この n シンボル遅延した位相ずれ信号を複素共役変換する複素共役変換部24と、位相ずれ信号と複素共役変換部24からの複素共役変換信号とを乗算する乗算部25と、シンボル数から n を差し引いたシンボル数分の回転ベクトルを積分する積分部26とが設けられている。

【0026】また、積分したベクトルを角度に変換するベクトル／角度変換部27と、 n シンボル間の回転角度をシンボル数で除算して1シンボルあたりの回転角を求めるための $1/n$ 乗算部28と、1シンボルあたりの回転角をノルム1の周波数オフセットベクトルに変換する角度／ベクトル変換部29と、周波数オフセットベクトルを次回の周波数オフセットベクトルを得るまでの間に保持するホールド部30とを有している。

【0027】周波数オフセット補正回路8は周波数オフセット検出回路7からの周波数オフセットベクトルを複素共役変換する複素共役変換部31と、加算合成後の信号と複素共役変換部31からの複素共役変換した周波数オフセットベクトルとを乗算し、その周波数オフセットを補正した出力信号を送出する乗算部32とが設けられている。

【0028】次に、この第一実施例の動作について説明する。受信高周波信号(RF信号)を局部発振器2からの局部発振信号と周波数変換回路1で混合して周波数変換したベースバンド(BB)信号を出力する。このベースバンド信号をA/D変換器3でデジタル化して受信復調処理部A…Nに入力する。A/D変換器3でのサンプリング周波数はチップレートと同一とする。

【0029】受信復調処理部A…Nでは、相関回路4a～4nがベースバンド信号を時間的にずらした拡散符号で逆拡散した相関値信号を検波回路5a～5nに出力する。相関値信号は、A/D変換器3からのデジタル化したベースバンド信号を拡散信号と乗算した1シンボル分を積分したものである。検波回路5a～5nでは、1シンボル前の信号の複素共役と掛け合わせて検波を行っており、図2に示す遅延回路14で相関回路4a～4nからの相関値信号を1シンボル分遅延し、乗算部15で相関値信号と乗算して検波を行う。

【0030】検波回路5a～5nからの検波信号を加算合成回路6で合成して出力する。この出力信号が周波数オフセット検出回路7に inputs され、ここで既知のパイロット信号部分を理論値と比較し、その周波数オフセットを検出して周波数オフセット補正回路8へ出力する。周波数オフセット補正回路8では、周波数オフセット検出回路7からの周波数オフセット値に基づいて出力信号を

逆回転して周波数オフセットを補正した出力信号を送出する。

【0031】この場合、図3に示す周波数オフセット検出回路7では、加算合成された信号の既知部分と、既知信号理論値発生部20からの既知信号の理論値を複素共役変換部21で複素共役変換した信号とを乗算部22で乗算して位相ずれを検出する。この位相ずれを示す信号と、この位相ずれを示す信号を n シンボル遅延部23からの n シンボル遅延して複素共役変換部24で複素共役変換した信号とを乗算部25で乗算する。さらに、積分部26で既知信号のシンボル数から n を差し引いたシンボル数分の回転ベクトルを積分する。したがって、既知信号以外の信号はゼロとなる。

【0032】積分部26で積分したベクトルをベクトル／角度変換部27で角度に変換する。この変換によって、 n シンボル間の回転角が得られる。この角度を $1/n$ 乗算部28でシンボル数で除算して1シンボルあたりの回転角を求め、さらに、角度／ベクトル変換部29で1シンボルあたりの回転角をノルム1の周波数オフセットベクトルに変換し、ホールド部30で次回の周波数オフセットベクトルを得るまでの間に保持する。このようにして周波数オフセットを検出する。

【0033】例えば、パイロット信号のシンボル数が5シンボル、パイロットと次のパイロットとの間のデータシンボル数が70かつ $n=2$ とする場合、パイロットの第1シンボルと第3シンボルとの間の回転ベクトルを求め、第2シンボルと第4シンボルとの間の回転ベクトルを求め、さらに、第3シンボルと第5シンボルとの間の回転ベクトルを求める。これらの三つの回転ベクトルを積分し、さらに、回転ベクトルを角度変換し、 $1/2$ 倍してベクトル変換することによって周波数オフセットベクトルが得られる。この75シンボル間をホールド部30で保持する。

【0034】図3に示す周波数オフセット補正回路8では、周波数オフセット検出回路7で加算合成後の信号が周波数オフセット分だけ回転しているため、全シンボル信号に対して、周波数オフセット分だけ逆回転させる。すなわち、複素共役変換部31で周波数オフセットベクトルを複素共役変換し、加算合成後の信号と乗算部32とで乗算して周波数オフセットを補正した出力信号を得る。

【0035】次に、第二実施例について説明する。図4は第二実施例の構成を示すブロック図である。図4において、この第二実施例は、受信高周波信号を逐次追従同期検波し、さらに、複数のチャネルに区分けして利用するCDMA基地局装置の受信機に設けられものである。すなわち、第一実施例における周波数オフセット補正回路8aの構成が、図5に示すような構成となっている。さらに、図6をもつて詳細な構成を示すように、周波数オフセット補正回路8aからの出力信号に対する周波数オ

フセット補正及び判別を行う周波数オフセット補正／判別回路45が設けられている。

【0036】また、図6をもって詳細な構成を示すように、第一実施例中の検波回路5a～5nに対応し、逐次追従同期検波を行う逐次追従同期検波回路44と、推定されたフェージングベクトル $Z(n)$ を1シンボル分遅延し、かつ、複素共役変換した後に相関値信号と乗算した検波信号を出力する乗算部46とが設けられている。他の構成は図1と同様であり、図中省略する。

【0037】図5は図4中の周波数オフセット補正回路8aの詳細な構成を示すブロック図である。図5において、この周波数オフセット補正回路8aは、周波数オフセット補正ベクトルと周波数オフセットベクトルとを乗算する乗算部61と、周波数オフセット補正ベクトルを保持するホールド部62とが設けられている。さらに、乗算部61で乗算したベクトルを複素共役変換する複素共役変換部63と、複素共役変換したベクトルと加算し合成した信号を乗算する乗算部64とが設けられている。

【0038】なお、周波数オフセット検出回路7は図3に示す構成と同様であり、以下、図3の周波数オフセット検出回路7を重複して用いて説明する。

【0039】図6は図4中の逐次追従同期検波回路44及び周波数オフセット補正／判別回路45の詳細な構成を示すブロック図である。図6において、逐次追従同期検波回路44は、あとで説明するように、加算した θ

(n)の信号を遅延する遅延部70と、前シンボルまでの相関値信号 i と判定信号 o との重み付け相関の和 θ

(n-1)を入倍して出力する乗算部71とが設けられている。

【0040】さらに、前シンボルまでの相関値信号 i と乗算部71で入倍した信号とを加算する加算部72と、相関値信号 i と判定信号 o を複素共役変換した信号とを乗算する乗算部73と、判定信号 o と重み付け和 $\phi(n-1)$ を入倍したものとを加算した $\phi(n)$ 信号を遅延する遅延部74とが設けられている。また、前シンボルまでの判定信号 o のノルムの重み付け和 $\phi(n-1)$ を入倍する乗算部75と、判定信号 o と重み付け和 $\phi(n-1)$ を入倍したものとを加算する加算部76とが設けられている。

【0041】さらに、判定信号 o と複素共役変換した信号とを乗算する乗算部77と、判定信号 o と相関値信号 i との相関を求めるため複素共役変換を行う複素共役変換部78とが設けられている。また、 $\theta(n)$ を ϕ

(n)により除算し、推定したフェージングベクトル $Z(n)$ を得る除算部79と、推定したフェージングベクトル $Z(n)$ を1シンボル分遅延する遅延部80と、1シンボル分遅延した推定フェージングベクトル $Z(n)$ を複素共役変換する複素共役変換部81とを有している。

【0042】周波数オフセット補正／判別回路45は、パイロット信号等既知信号部分で、この理論値を周波数オフセット分だけ回転したものを判定信号 o として出力し、既知信号以外の場合は周波数オフセット補正回路8aを通じた出力信号を正負判定する周波数オフセット補正部82と、既知信号以外の場合に周波数オフセットベクトルを乗じた判定信号 o を得る信号判定部83とを有している。

【0043】次に、この第二実施例の動作について説明する。図4において、相関回路4aまでの動作は図1に示す構成と同様である。すなわち、受信高周波信号を周波数変換し、このベースバンド信号をデジタル信号に変換して同一構成の各チャネルの復調を行う受信復調処理部(図1中、受信復調処理部A…N)で復調する。さらに、周波数オフセット検出回路7で周波数オフセットを検出し、この周波数オフセット値に基づいて周波数オフセット補正回路8aで周波数オフセットを補正した出力信号を送出する。

【0044】以下、逐次追従同期検波の動作について説明する。ここでは図6中の検波後の信号 y から、送信(受信高周波信号)されたものと推定した信号 o を判定し、その判定信号 o と相関値信号 i との相関をとり、逐次的にフェージング信号を推定する。この推定信号 Z と相関値信号 i を乗算して逐次追従同期検波を行う。

【0045】まず、図6において、相関値信号 i と判定信号 o との相関を求めるため、相関値信号 i と、判定信号 o を複素共役変換部78によって複素共役変換した信号とを乗算部73で乗算する。また、前シンボルまでの相関値信号 i と判定信号 o との重み付け相関の和 $\theta(n-1)$ を、乗算部71で入倍する。そして、この乗算部71からの信号と乗算部73からの信号を加算部72で加算する。この加算した $\theta(n)$ は遅延部70で遅延され、次のシンボル計算時に $\theta(n-1)$ として使用される。

【0046】同様にして判定信号 o のノルムを求めるため、判定信号 o と、この判定信号 o を複素共役変換部78で複素共役変換した信号とを乗算部77で乗算し、また前シンボルまでの判定信号 o のノルムの重み付け和 $\phi(n-1)$ を乗算部75で入倍し、さらに乗算部77からの信号と乗算部75からの信号を加算部76で加算する。この加算した $\phi(n)$ は遅延部74で遅延され、次のシンボル計算時に $\phi(n-1)$ として使用される。

【0047】相関値信号 i と判定信号 o との相関や判定信号 o のノルムは指数重み付けされて加算されていくため、過去の数シンボルのデータによって推定信号が作成されることになる。除算器79で $\theta(n)$ を $\phi(n)$ により除算したフェージングベクトル $Z(n)$ を得る。すなわち、推定したフェージングベクトル $Z(n)$ の値を遅延部80で1シンボル分遅延し、さらに、複素共役変換部81で複素共役変換した後に、相関値信号 i と乗算

部46で乗算して、その検波出力を得る。

【0048】この逐次追従同期検波回路44での逐次追従同期検波の動作に必要な判定信号 ϕ は、周波数オフセット補正／判別回路45から出力される。周波数オフセット補正／判別回路45では、パイロット信号などの既知信号部分の理論値を周波数オフセット分だけ回転したものを判定信号 ϕ としている。また、出力信号を正負判定した信号を周波数オフセット分だけ回転したものを判定信号 ϕ としている。

【0049】周波数オフセット補正／判別回路45は、信号判定部83がパイロット信号などの既知信号部分の理論値を周波数オフセット分だけ回転したものを判定信号 ϕ としている。既知信号以外の場合は、加算合成回路6、周波数オフセット補正回路8aを通じた出力信号を正負判定する。さらに、周波数オフセット補正部82で周波数オフセットベクトルを乗じて判定信号 ϕ とする。この結果、相関値信号 i と判定信号 ϕ との相関を求める際に相関値信号 i が周波数オフセットによって回転していることがキャンセルされる。すなわち、周波数オフセットを補正した後に逐次追従同期検波した場合と同様の結果が得られることになる。

【0050】逐次追従同期検波回路44、乗算部46を通じた逐次追従同期検波信号は、他の逐次追従同期検波信号と共に、加算合成回路6で加算して合成される。このデータは第一実施例と同様に、周波数オフセットに応じて回転するので、周波数オフセット補正回路8aによって、周波数オフセット検出回路7で検出した周波数オフセットの分だけ逆回転させて補正が行われる。

【0051】この場合の図5に示す周波数オフセット検出回路7の動作は、第一実施例と同様である。周波数オフセット補正回路8aでは、加算合成回路6で加算した合成後の信号に対して、周波数オフセット分だけ周波数をオフセットする。詳細には、周波数オフセット分だけ信号が回転するので、ホールド部62で保持している周波数オフセット補正ベクトルと、周波数オフセットベクトルを乗算部61で乗算し、さらに、複素共役変換部63で複素共役変換したベクトルを加算して合成した信号に乗算部64で乗算する。

【0052】この結果、各パス（受信高周波信号）で周波数オフセットを補正した場合と同一の信号が得られる。すなわち、周波数オフセットの補正は1回／シンボルであり、各パスごとに周波数オフセット補正を行う場合や、ベースバンド信号に対して周波数オフセット補正を行う場合に比較して、演算量が小さくなり、その処理時間が低減することになる。

【0053】このように、第一及び第二実施例では、加算して合成した低速データで、その周波数オフセットを検出し、かつ、出力信号を逆回転して周波数オフセットを補正している。この結果、マルチパス対策のために、アンテナなどのパス数を増加しても、それぞれのパスの

周波数オフセットが同一であるため、周波数オフセットを補正する際の演算量が低下し、その処理時間が低減して、例えば、より高速でのデータ伝送が可能になる。逆に、演算量が限定される場合は、より多数のパスを合成できることになり、その受信信号の品質が向上する。さらに、受信復調処理部A...Nを設けているため一つの受信高周波信号を複数のチャンネルに区分けして使用する場合にも対応できる。

【0054】

【発明の効果】以上の説明から明らかなように、請求項1, 2, 3, 4, 5, 6, 7記載の周波数オフセット補正装置によれば、デジタル化したベースバンド信号を時間的にずらした拡散信号で逆拡散した、それぞれの相関信号を検波し、このそれぞれの検波信号を加算して合成している。この合成した信号の既知部分を利用して周波数オフセット値を検出し、この検出した周波数オフセット除去する補正を行っている。すなわち、加算して合成した低速のデータで周波数オフセットを補正しているので、演算量が低下し、その処理時間が低減して、より高速でのデータ伝送などが可能になるという効果を有する。

【図面の簡単な説明】

【図1】本発明の周波数オフセット補正装置の第一実施例の構成を示すブロック図である。

【図2】図1中の検波回路の詳細構成を示すブロック図である。

【図3】図1中の周波数オフセット検出回路及び周波数オフセット補正回路の詳細な構成を示すブロック図である。

【図4】第二実施例の構成を示すブロック図である。

【図5】図4中の周波数オフセット補正回路の詳細な構成を示すブロック図である。

【図6】図4中の逐次追従同期検波回路及び周波数オフセット補正／判別回路の詳細な構成を示すブロック図である。

【図7】従来例の周波数オフセット補正装置の構成を示すブロック図である。

【図8】他の従来例の周波数オフセット補正装置の構成を示すブロック図である。

【符号の説明】

4a~4n 相関回路

5a~5n 検波回路

6 加算合成回路

7 周波数オフセット検出回路

8a, 8 周波数オフセット補正回路

14 遅延回路


15 乗算部

44 逐次追従同期検波回路


45 周波数オフセット補正／判別回路

46 乗算部


【図1】




【図2】




【図3】




【図4】



【図5】




【図 6】



$[j(n)]$ 相關回路 40

【図7】



【図8】

